L'Université polytechnique de Hong Kong (PolyU) a annoncé une percée dans la technologie des transistors qui pourrait redéfinir l'avenir de la microélectronique. Une équipe de recherche dirigée par le professeur Jianhua HAO, chef du département de physique et des matériaux et professeur titulaire de la chaire de physique des matériaux et de dispositifs, a développé un nouveau transistor à effet tunnel (TFET) utilisant des nanomatériaux 2D. Cette innovation surmonte la « limite de Boltzmann », une barrière qui a longtemps limité l'efficacité énergétique des transistors traditionnels.
Les transistors conventionnels reposent sur l'émission thermoionique, qui nécessite une tension de grille minimale de 60 millivolts (mV). Cette limitation, connue sous le nom de limite de Boltzmann, rend les valeurs de pente sous-seuil (SS) inférieures à 60 mV par décade impossibles à température ambiante, limitant ainsi les progrès dans l'électronique haute performance. L'équipe dirigée par PolyU, en collaboration avec l'Université nationale de Singapour, l'Université des sciences et technologies de Hong Kong, l'Université de Pékin et l'Université de technologie et de design de Singapour, a conçu un TFET qui adopte l'effet tunnel quantique pour contourner cette frontière.
Le professeur Hao a déclaré : « En adoptant l'effet tunnel quantique, notre TFET franchit cette frontière, ouvrant la voie à des circuits intégrés ultra-faible consommation et haute performance essentiels pour les puces d'IA émergentes et les applications avancées de semi-conducteurs. » Les résultats de la recherche ont été publiés dans la prestigieuse revue scientifique Science.
L'équipe a créé une hétérostructure ultra-mince de couches alternées de bismuth 2D et de séléniure d'indium en utilisant le dépôt par laser pulsé. En contrôlant précisément la structure des couches, le bismuth normalement semi-métallique se transforme en semi-conducteur dans sa forme 2D, permettant aux porteurs de charge de tunneler efficacement dans le séléniure d'indium grâce à l'effet tunnel quantique. Le TFET résultant a atteint des valeurs SS bien inférieures à la limite de 60 mV par décade, fonctionnant à température ambiante sur des substrats de silicium. Le dispositif nécessitait une plage de tension de grille de seulement 160 mV, contre 800 mV auparavant, soit une réduction de cinq fois de la tension.
Cette percée résout un défi de longue date dans les TFET expérimentaux : fournir un courant de sortie élevé ainsi qu'un rapport de courant ON/OFF exceptionnellement élevé. Cette combinaison est essentielle pour piloter plusieurs portes logiques en aval et réduire le délai de circuit, rendant la technologie viable pour des circuits intégrés pratiques.
Les implications sont significatives pour l'industrie des semi-conducteurs et au-delà. Alors que la demande pour une informatique économe en énergie croît, en particulier avec l'essor de l'intelligence artificielle (IA) et de l'apprentissage automatique, le besoin de transistors qui consomment moins d'énergie tout en offrant des performances supérieures est primordial. Cette technologie TFET pourrait conduire à des puces d'IA plus efficaces, à une autonomie plus longue des batteries dans les appareils portables et à une réduction de la consommation d'énergie dans les centres de données. Elle offre également une voie pour continuer à réduire la taille des transistors, répondant au ralentissement de la loi de Moore.
La collaboration entre PolyU et d'autres institutions de premier plan souligne l'effort mondial pour repousser les limites de la technologie des semi-conducteurs. Avec cette avancée, l'équipe a fourni une base pour de futures innovations dans l'électronique ultra-faible consommation, transformant potentiellement les industries qui dépendent du calcul haute performance.
